清华《nature》：关于2D/CMOS微芯片！一e测试

推荐使用微信扫码登录/注册

使用微信扫码，一键绑定微信，可更快速更及时
更方便的获得订单相关信息与优惠活动

清华《nature》：关于2D/CMOS微芯片！

2023-04-12 14:53:51 0 456

研究背景

很少有商业电子产品已经包含2D材料，而那些包含2D材料的产品（传感器、专用相机）使用非常低的集成密度（>100µm²/器件），因为在较大的器件中，2D材料中的局部缺陷危害性并没有很大。

研究成果

阿卜杜拉国王科技大学Mario Lanza 团队联合清华大学李仪新等研究了用于忆阻器的高集成密度混合2D/CMOS微芯片，CMOS代表互补金属氧化物半导体，CMOS晶体管可实现对h-BN忆阻器两端的电流非常好的控制，这使我们能够在小到约0.053µm²的忆阻器中实现约500万次循环的耐受性。

此项研究工作以“Hybrid 2D/CMOS microchips for memristiveapplications”为题发表在国际顶级期刊《Nature》上。

图文速递

通过Synopsys软件设计2cm×2cm硅微芯片，在工业洁净室中使用180nm CMOS技术在200mm硅片上制备（图1a）。本研究中电路由一个晶体管一个忆阻器单元的5×5交叉阵列组成（1T1M，图1b-c），微芯片被设计成将忆阻器集成到BEOL中，即它们被终止在最新的金属化层没有钝化，从工业洁净室提取硅片时，硅片上自然生长出氧化硅（图1d），可以很容易地蚀刻掉，露出钨过孔（图1e）。然后，通过化学气相沉积（CVD）在Cu衬底上生长约18层厚的h-BN片（即约6nm），使用低温工艺将其转移到微芯片上（图1f），最后对接触焊盘上的h-BN进行蚀刻，并将由不同材料（即Au/Ti、Au或Ag）制成的顶部电极图案化并沉积在h-BN上，完成电路（见图1g）。第四金属化层的钨通孔的直径约为260nm（图1h），所得h-BN忆阻器的横向尺寸最多为0.053µm²，通过横截面透射电子显微镜（TEM）确认了h-BN堆叠的层状结构，通过电子能量损失光谱进行的纳米化学分析证明了h-BN的成分，光学显微镜（图1c）显示，h-BN片材在转移过程中没有破裂，与使用单层2D材料的器件和电路相比，它显著提高了器件和电路的成品率。

图1：微芯片制备及表征

一、储存器-记忆电荷

当将斜坡电压应力（RVS）序列应用于几个独立的~0.053µm²Au/Ti/h-BN/W结构时，大多数（~90%）表现出不稳定的电流波动，且没有观察到电阻切换（RS）（图2a），即使施加11V，电流也不会达到线性状态（即介电击穿），这是惊人的，因为大多数（>75%）具有较大面积的h-BN器件（25µm²）在3和11V之间显示介电击穿电压（VDB），具有丝状非易失性双极RS。很少（~10%）~0.053µm²Au/Ti/h-BN/W结构在~2.5和4V之间显示VDB，具有丝状非易失性双极RS。然而，续航能力只有约100次循环，这很大程度上是由于忆阻器两端的电流的可控性较差以及介电击穿期间的过冲。

1T1M单元中的CMOS晶体管可以精确控制h-BN忆阻器两端的电流，避免电流过冲，从而获得出色的性能。首先，通过向栅极施加恒定电压（VG），向漏极（VDS）施加RVS，并测量漏极到源极电流（IDS），获得一个独立CMOS晶体管的输出特性，CMOS晶体管按预期正确工作（见图2b）。其次，通过在忆阻器的顶部Au/Ti电极施加RVS来测量1T1M单元，同时保持晶体管的源极端接地，并同时施加恒定的V_G。使用V _G=1.1V将RVS序列应用于Au/Ti/h-BN/W结构的顶部电极时，大多数1T1M电池表现出非易失性双极RS（图2c），高状态电阻（R_HRS~20GΩ 和R_LRS~100KΩ) —有利于降低功耗，两种状态下电流的非线性和渐进状态转换表明RS是非理想的。然而，确实看到了一个激活过程，因为第一个RVS略微增加了器件的电导。

制造的第一个微芯片中，在40个单元中的32个单元中观察到了这种稳定的非丝状双极RS机制（产率80%），在最后一个微芯片的25个设备中观察到它（产率100%），相反，独立的~0.053µm² Au/Ti/h-BN/W结构和没有h-BN的1T1M电池从未表现出这种行为，这证实了RS是由h-BN堆叠产生的，并且CMOS晶体管是控制其软退化的关键。在独立的Au/Ti/h-BN/W结构中，使用半导体参数分析仪限制电流，该分析仪的激活时间长（~70µs），寄生电容高（~300pF，与电缆有关），相反，在1T1M单元中，串联晶体管起到瞬时电流限制的作用，并且寄生电容要低得多，这减少了开关瞬态的持续时间和Au/Ti/h-BN/W结构上不希望的电流。R_HRS和R_LRS的值随着时间的推移是稳定的，可以通过在设定过程中调整V_G（固定R_LRS）和/或通过调整负RVS的端电压来编程多个稳定电导水平。

当施加脉冲电压应力（PVS）序列时，耐久性很容易达到250万次循环（见图2d-f），在这种类型的应力下，R_HRS、R_LRS和R_LRS/R_HRS的值可以通过三种不同的方式精确控制：调整写入脉冲的持续时间、调整写入脉宽、调整擦除脉冲的幅值（图2d-f）。考虑到忆阻器的小尺寸，这种耐久性非常高，类似于商业的基于金属氧化物的电阻随机存取存储器（50万个循环）和相变存储器（1000万个周期）。然而，使用顶部Au/Ti电极的1T1M电池的开关时间相当长。

1T1M电池的性能可使用不同的顶部电极进行调整，当使用Au电极时，器件在较低的状态电阻下显示出可靠的开关（见图2g），以及较短的开关时间（t）和较低的开关能量（E）；当使用Ag电极时，这些值可以向下推至t_SET=680ns，t_RESET=60ns，E_SET=21.11pJ和E_RESET=1.41pJ（见图2h）。

图2：储存器性能研究

二、数据计算

基于上述测量的性能指标，混合2D/CMOS 1T1M单元显示出良好的数据计算潜力。由于R_HRS/R_LRS比和电阻状态随时间的稳定性，利用2D/CMOS 1T1M单元的5×5交叉阵列的内部连接可实现内存计算操作。当在输入和输出处施加在时间上位移的PVS对时，具有Au/Ti/h-BN/W忆阻器的1T1M单元表现出尖峰时间相关塑性（STDP）（图2i）。虽然这些材料的成熟度较低，目前无法与最先进的基于2D材料的忆阻SNN进行竞争，但确实分析了由忆阻器制成的SNN的性能，这些忆阻器表现出如图2i所示的STDP特性。

首先，使用指数衰减模型学习规则，拟合图2i中测量的STDP数据，其次，模拟一个SNN来展示无监督学习能力（图3a），并通过对修改后的国家标准与技术研究所（MNIST）手写数字数据库中的图像进行分类来对其进行基准测试。SNN有784个输入神经元，一个由400个神经元组成的兴奋层和一个由400个神经元组成的抑制层，一个决定块，该决定块确定哪个是由输入模式表示的最可能的数字。用完整的MNIST数据集训练SNN，并评估每1000张图像的准确性。图3b-d显示了这类SNN的主要三个优值（即突触权重随着训练图像数量的演变、加速文章预览网络的混淆矩阵，训练准确性与训练图像数量之间的关系），所有这些都表明了优异的性能。

还提出一种CMOS电路，用于基于h-BN忆阻器的电子神经元的硬件实现（图3e），该电路能够考虑自适应触发阈值以及放电后的不应期。

图3：SNN、SNN的三个优值及CMOS电路

结论与展望

混合2D/CMOS微芯片目前未达到可生产水平，但代表了高集成密度2D材料电子设备/电路有史以来的最高性能和技术水平，连接到aCMOS晶体管的h-BN忆阻器的电特性比独立的h-BN存储器及连接到2D材料基晶体管的h-BN忆阻器的电特性好几个数量级。

与2D材料领域的其他原型相比（>20V），切换设备所需电压（从±1.4V到±5V）非常低，但仍高于180nm CMOS节点所使用的电压，但这并不是这项技术发展的障碍，因为有许多商业微芯片在更高的电压下工作，比如：所有闪存（最先进的3D-NAND闪存编程电压约为20V）和用于汽车应用的所有双极CMOS微芯片（需要高达40V）。Au和Ag电极可能并不理想，因为它们在前端线（FEOL）工艺中被归类为污染物。然而，此研究h-BN忆阻器集成在BEOL互连的最新金属层中，通常使用Au焊盘、衬垫和导线。半导体行业也开发了高铱含量的铁电存储器，从事2D材料领域工作的公司在其研究和FEOL原型中使用Au电极，因此，用于忆阻应用的混合2D/CMOS微芯片中使用Au、Au/Ti或Ag电极并不妨碍其工业应用。

文献链接：https://www.nature.com/articles/s41586-023-05973-1.

本文为e测试原创，未经允许，禁止转载！